Temario, bibliografía y descarga de ejercicios de la asignatura de:
Estructura y Organización de Computadores.
Grados en Ingeniería Informática e Ingeniería de ComputadoresCurso 2010-2011
Tema 1:
bibliografía comentada
Ruta de datos y velocidad de reloj. El sumador. Acelaración de la suma entera. Operación de multiplicación. Operación de división
Contenidos de la sesión del día 20 de septiembre
Contenidos de la sesión del día 27 de septiembre (primera hora, segunda hora)
Contenidos de la sesión del día 4 de octubre
Descarga de enunciados de problemas,
Tema 2: Repertorio de instrucciones
Operaciones y tipos de instrucciones. Modos de direccionamiento. Codificación de las instriccciones. Frecuencia de uso. Compatibilidad binaria
Contenidos de la sesión del día 18 de octubre
Contenidos de la sesión del día 25 de octubre
Descarga de enunciados de problemas,
Tema 3. La unidad de control
Decodificación y velocidad de reloj. Operaciones elementales. El cronograma de ejecución de una instrucción. Microprogramación
Descarga de enunciados de problemas,, presentación de la Unidad de Control
Contenidos de las sesiones de los días 8 y 9 de noviembre
Contenidos de las sesiones de los días 15 y 16 de noviembre
Trabajo evaluable 2: Diseño cableado de la Unidad de Control.
Tema 4. Jerarquía de Memoria
Concepto de jerarquía de memoria. Memoria caché. Rendimiento de la memoria caché
Descarga de enunciados de problemas
Contenidos de las sesiones de los días 22 y 23 de noviembre
Contenidos de las sesiones de los días 29 y 30 de noviembre
Simulaciones de diferentes tipos de caché:
- Simulación de una memoria caché con una política de ubicación de correspondencia directa, sin ubicación
- Simulación de una memoria caché con una política de ubicación totalmente asociativa con ubicación
- Simulación de una memoria caché con una política de ubicación asociativa por conjuntos, con actualización inmediata y sin ubicación
- Simulación de una memoria caché con una política de ubicación asociativa por conjuntos, con actualización aplazada y con ubicación
Ejercicios de memoria caché en formato flash:
Tema 5. Sistemas de entrada/salida
- Ejercicio de una memoria caché con una política de ubicación de correspondencia directa, sin ubicación
- Ejercicio de una memoria caché con una política de ubicación asociativa por conjuntos, con actualización inmediata y sin ubicación
- Ejercicio de una memoria caché con una política de ubicación asociativa por conjuntos, con actualización aplazada y con ubicación
Sincronización. Buses. Almacenanamiento masivo.
Descarga de enunciados de problemas,
Contenidos de las sesiones de los días 13 y 14 de diciembre
Contenidos de la sesión de los días 20 y 21 de diciembre (primera hora, segunda hora)
Contenidos de las sesiones de los días 10 y 11 de enero
- Estructura y diseño de computadores. D. A. Patterson y J.L. Hennessy. Reverté
- Organización y arquitectura de computadores. W. Stallings
- Estructura de computadores. J. M. Angulo.Paraninfo.
- Arquitectura de computadores. José A. de Frutos y Rafael Rico. Servicio de Publicaciones de la Universidad de Alcalá..
- Arquitectura de computadores. Un enfoque cuantitativo. J. L. Hennessy y D. A. Patterson. Mc Graw Hill..