

## Normas:

- Puntuación máxima del examen 7 puntos.
- Ambas partes del examen cuentan exactamente 3,5 puntos, no siendo necesaria una nota mínima para compensar cada parte.
- En la parte de teoría solamente existe una opción válida en las preguntas de respuesta múltiple.
- No se podrá emplear documentación adicional a la del examen.
- No se podrá desgrapar las hojas.
- Las contestaciones tanto a la parte de teoría como a la de problemas se escribirán en el cuaderno de respuestas adjunto.
- Tiempo del examen 2 horas.

---

---

## Teoría (3,5 puntos)

*Pregunta correcta: + 0,175 Pregunta errónea: - 0,12 Pregunta sin contestar: 0*

*(Se debe responder en el cuaderno de respuestas adjunto y no aquí)*

1. Indique la respuesta **incorrecta**:

- a) En un computador de propósito general el rendimiento se equilibra entre la variedad de tareas que puede realizar.
- b) **En un computador científico se requiere una alta capacidad para realizar operaciones en coma fija.**
- c) En un computador empresarial se debe proporcionar soporte para procesar las transacciones de bases de datos y realizar cálculos simples.
- d) Los computadores tolerantes a fallos deberán tener capacidad de detectar fallos y reconfigurarse.

2. Indique la respuesta **incorrecta** sobre los factores que influyen en el coste de la oblea de silicio:

- a) El número de puertas.
- b) La regularidad del diseño.
- c) El número de conexiones entre los elementos.
- d) **El color del circuito final.**

3. Encontrar el número de dados teóricos para una oblea de 20 cm. de diámetro mediante el cálculo de la ganancia, suponiendo una densidad de defectos de 0,8 por  $\text{cm}^2$ . El lado del dado es de 1 cm. y  $\alpha=3$
- a) **314**
  - b) 154
  - c) 1256
  - d) 618
4. Indique la respuesta **incorrecta**:
- a) **El porcentaje máximo que un subsistema puede acelerarse actuando sobre uno de los componentes no está acotado en función de cuánto se use.**
  - b) La mejora sobre un componente no tiene efecto sobre el sistema total si ese componente no se emplea.
  - c) Si todo el tiempo de ejecución del programa se dedica a emplear el componente mejorado la ganancia en velocidad experimentado por el subsistema se trasladará al sistema general.
  - d) La ley de Amdahl mide el impacto en el rendimiento global producido por el cambio en un subsistema
5. Indique la respuesta **incorrecta** respecto a los modos de direccionamiento:
- a) **Inmediato**: se encuentra en el código máquina de la propia instrucción.
  - b) **Directo a memoria**: la ubicación en memoria del dato se encuentra codificada en él código máquina de la instrucción.
  - c) **Relativo**: se especifica un desplazamiento con respecto a un registro.
  - d) **Implícito**: **la dirección especificada por el código máquina de la instrucción no es el dato sino la dirección.**
6. Indique la respuesta **incorrecta**:
- a) El modo de direccionamiento de una instrucción influye en el número de ciclos que tardará en ejecutarse.
  - b) Los modos de direccionamiento permitidos influyen en el ciclo de reloj de la máquina.
  - c) **El conjunto de los modos de direccionamiento que se permiten en una determinada máquina no influye en la complejidad del hardware.**
  - d) La codificación de los modos de direccionamiento dependerá del rango permitido para los diferentes modos de direccionamiento

7. Indique la respuesta **incorrecta** sobre los factores a tener en cuenta al diseñar la codificación de instrucciones:
- a) **El tamaño del código generado tiene una relación inversa con el número de accesos a memoria.**
  - b) El número de instrucciones y el tipo influye en la decodificación y por lo tanto, en el tiempo de ejecución.
  - c) La facilidad de programación de la máquina.
  - d) El tamaño de las instrucciones.
8. Indique que información **no debe** contener la instrucción:
- a) El código de la instrucción.
  - b) Operandos fuente.
  - c) Operando destino.
  - d) **Dirección de la Instrucción anterior.**
9. Indique cuál es el resultado de desplazar 5 posiciones aritméticamente a la izquierda el número representado en complemento a 1 sobre 16 bits: 8888h:
- a) **111Fh**
  - b) 1110h
  - c) 8880h
  - d) 888Fh
10. Indique cuál de los sumadores siguientes no acelera la suma entera:
- a) Sumador con selección de acarreo.
  - b) Sumador con anticipación de acarreo.
  - c) **Sumador con propagación de acarreo.**
  - d) Sumador con anticipación de acarreo.
11. Indique la respuesta **correcta** sobre las técnicas de redondeo aplicadas al número expresado en complemento a 2: 0011 1111 **1 0 1** (se han resaltado en negrita los dos bits de guarda y el bit retenedor):
- a) Las tres técnicas dan el mismo resultado.
  - b) La técnica de redondeo al más próximo y la de truncación dan el mismo resultado.
  - c) La técnica de forzar el bit menos significativo a 1 y la de redondeo al más próximo dan el mismo resultado.
  - d) **La técnica de forzar el bit menos significativo a 1 y la de truncación dan el mismo resultado.**

12. Indique la respuesta **incorrecta** sobre los dígitos de guarda:
- a) **Los bits de guarda se añaden y se emplean dentro y fuera de la Unidad Aritmético-Lógica.**
  - b) Se emplean para aumentar la precisión de los resultados y permitir el redondeo y la normalización de manera correcta.
  - c) Normalmente se emplean 2 bits de guarda y un bit retenedor.
  - d) El bit retenedor se emplea para no perder la precisión en las operaciones.
13. Indique la respuesta **incorrecta** sobre las unidades de control microprogramadas:
- a) Almacenan, en la memoria de control, las palabras de control correspondientes a cada periodo de ejecución de una instrucción.
  - b) Permiten cambiar el juego de instrucciones del computador cambiando la memoria de control.
  - c) Pueden incluir microsaltos.
  - d) **Son más rápidas que las unidades de control cableadas.**
14. Indique qué se debe tener en cuenta a la hora de diseñar una unidad de control microprogramada:
- a) La limitación del tamaño de la memoria de control a utilizar.
  - b) Establecer una correspondencia entre cada instrucción máquina y su microprograma correspondiente.
  - c) Control del secuenciamiento de las  $\mu$ ls.
  - d) **Todas las anteriores**
15. Indique la respuesta **incorrecta**:
- a) Los datos de un vector presentan localidad espacial.
  - b) Las instrucciones de un programa presentan localidad espacial.
  - c) **Los datos calculados y empleados en las operaciones siguientes presentan localidad espacial.**
  - d) Ninguna de las anteriores presenta localidad espacial.
16. Indique la respuesta **incorrecta** sobre la memoria virtual paginada:
- a) Divide el espacio de direcciones lógicas en bloques de igual tamaño, denominados páginas, y el espacio de direcciones físicas en bloques del mismo tamaño que los anteriores denominados marcos de página.
  - b) La traducción consiste en traducir los bits de una dirección lógica a una dirección física ya que el desplazamiento es el mismo
  - c) Puede presentar fragmentación interna
  - d) **Puede presentar fragmentación externa**

17. Indique la respuesta **correcta**:

- a) Una memoria cache con política de ubicación asociativa por conjuntos de un bloque, coincide con una memoria cache con política de ubicación totalmente asociativa.
- b) Una memoria cache con política de ubicación directa, coincide con una memoria cache con política de ubicación totalmente asociativa.
- c) **Una memoria cache con política de ubicación asociativa por conjuntos de un bloque, coincide con una memoria cache con política de ubicación directa.**
- d) Todas son incorrectas.

18. Al diseñar un sistema de entrada-salida mediante interrupciones se debe tener en cuenta:

- a) Cómo se solicita la interrupción
- b) Cómo se indica la aceptación de la interrupción
- c) Cómo se identifica al periférico que ha interrumpido
- d) **Todas las anteriores**

19. Indique la respuesta **incorrecta** respecto a los buses.

- a) Los buses asíncronos no tienen señal de reloj y emplean un protocolo de handshaking para coordinar la comunicación.
- b) Los buses síncronos suelen ser un poco más rápidos que los buses asíncronos.
- c) **Los buses síncronos son más flexibles que los buses asíncronos.**
- d) Los buses síncronos tienen una señal de reloj entre las líneas de control y un protocolo para la comunicación gobernado por esta señal de reloj.

20. Indique la respuesta **incorrecta** respecto a los métodos de arbitraje del bus:

- a) Arbitraje en daisy-chain. Una línea de concesión recorre todos los dispositivos.
- b) Arbitraje centralizado. Un árbitro centralizado selecciona al dispositivo y le nombra maestro del bus.
- c) Arbitraje distribuido por auto selección. Los dispositivos indican la prioridad de manera que el más prioritario se erige en maestro.
- d) **Arbitraje distribuido por detección de colisión. Una vez detectada la colisión se emplea un esquema para seleccionar al maestro entre todos los dispositivos: los que causaron y los que no causaron la colisión.**

## Parte de problemas (3,5 puntos)

### **Problema 1. (1 punto)**

Sea un computador con 8 registros, cuya longitud de palabra es de 2 bytes. Diseñar los formatos para las instrucciones de tipo Registro-Registro, utilizando la técnica de “expansión de código de operación” de modo que permita:

- 127 instrucciones de 3 operandos
- 6 instrucciones de 2 operandos
- 15 instrucciones de 1 operando
- 8 instrucciones de 0 operandos

### **Problema 2. (2,5 puntos)**

Sea un ordenador con un procesador de 8 bits, con un sistema de memoria de las siguientes características:

- Memoria principal:
  - Capacidad 4 GB
  - Entrelazada simple de orden inferior con 16 módulos
  - Tiempo de acceso de 32 ns.
- Memoria cache:
  - Dos módulos de memoria caché independientes (instrucciones y datos)
  - Bloques de 16 bytes.
  - Tiempo de acceso de 4 ns.
  - **Política de ubicación:** asociativa por conjuntos de dos bloques.
  - **Política de actualización:** escritura inmediata sin ubicación.
  - **Política de reemplazo:** FIFO.
  - Capacidad de ambas caches de 64 Kbytes.

En este computador se ejecuta el siguiente código:

```
; Realizar el cálculo del total de una compra almacenando el  
; resultado en la posición correspondiente a la variable Total  
; mediante el producto de las listas precio y cantidad  
WHILE (i ≤ nprod) DO  
BEGIN  
    Total := Total + precio[i] * cantidad[i];  
    i:= i + 1;  
END;
```

Si inicialmente, la memoria caché de datos se encuentra vacía:

- a) Indicar la correspondencia entre una dirección de memoria principal y una de memoria cache. **(0,5 puntos)**
  - b) Indicar la traza de los 3 primeros accesos, a los datos, realizada por este fragmento de código suponiendo que: **(0,5 puntos)**
    - Las variables  $i$ ,  $nprod$  y  $Total$  se almacenan en dos de los registros del procesador, inicializadas a 0,
    - Las listas  $precio$  y  $cantidad$  se almacenan a partir de las direcciones de memoria principal 80018h y 70018h respectivamente.
  - c) c.- Indicar en cuáles de las anteriores referencias a la memoria principal producen fallos en la memoria caché, considerando las 3 iteraciones que realiza el bucle. **(0,5 puntos)**
  - d) d.- Calcular la tasa de aciertos de la memoria caché de datos para el anterior fragmento de programa. **(0,5 puntos)**
  - e) Calcular el tiempo de ejecución del fragmento del programa anterior debido únicamente a los accesos a memoria. **(0,5 puntos)**
- 
-





**Soluciones de teoría (3,5 puntos)***Pregunta correcta: + 0,175 Pregunta errónea: - 0,12 Pregunta sin contestar: 0*

Nombre y apellidos: \_\_\_\_\_

Bien: |\_\_\_\_\_|

Mal: |\_\_\_\_\_|

No contestadas: |\_\_\_\_\_|


|              |  |  |  |  |
|--------------|--|--|--|--|
| Pregunta 1:  | a) <input type="checkbox"/>            | b) <input checked="" type="checkbox"/> | c) <input type="checkbox"/>            | d) <input type="checkbox"/>            |
| Pregunta 2:  | a) <input type="checkbox"/>            | b) <input type="checkbox"/>            | c) <input type="checkbox"/>            | d) <input checked="" type="checkbox"/> |
| Pregunta 3:  | a) <input checked="" type="checkbox"/> | b) <input type="checkbox"/>            | c) <input type="checkbox"/>            | d) <input type="checkbox"/>            |
| Pregunta 4:  | a) <input checked="" type="checkbox"/> | b) <input type="checkbox"/>            | c) <input type="checkbox"/>            | d) <input type="checkbox"/>            |
| Pregunta 5:  | a) <input type="checkbox"/>            | b) <input type="checkbox"/>            | c) <input type="checkbox"/>            | d) <input checked="" type="checkbox"/> |
| Pregunta 6:  | a) <input type="checkbox"/>            | b) <input type="checkbox"/>            | c) <input checked="" type="checkbox"/> | d) <input type="checkbox"/>            |
| Pregunta 7:  | a) <input checked="" type="checkbox"/> | b) <input type="checkbox"/>            | c) <input type="checkbox"/>            | d) <input type="checkbox"/>            |
| Pregunta 8:  | a) <input type="checkbox"/>            | b) <input type="checkbox"/>            | c) <input type="checkbox"/>            | d) <input checked="" type="checkbox"/> |
| Pregunta 9:  | a) <input checked="" type="checkbox"/> | b) <input type="checkbox"/>            | c) <input type="checkbox"/>            | d) <input type="checkbox"/>            |
| Pregunta 10: | a) <input type="checkbox"/>            | b) <input type="checkbox"/>            | c) <input checked="" type="checkbox"/> | d) <input type="checkbox"/>            |
| Pregunta 11: | a) <input type="checkbox"/>            | b) <input type="checkbox"/>            | c) <input type="checkbox"/>            | d) <input checked="" type="checkbox"/> |
| Pregunta 12: | a) <input checked="" type="checkbox"/> | b) <input type="checkbox"/>            | c) <input type="checkbox"/>            | d) <input type="checkbox"/>            |
| Pregunta 13: | a) <input type="checkbox"/>            | b) <input type="checkbox"/>            | c) <input type="checkbox"/>            | d) <input checked="" type="checkbox"/> |
| Pregunta 14: | a) <input type="checkbox"/>            | b) <input type="checkbox"/>            | c) <input type="checkbox"/>            | d) <input checked="" type="checkbox"/> |
| Pregunta 15: | a) <input type="checkbox"/>            | b) <input type="checkbox"/>            | c) <input checked="" type="checkbox"/> | d) <input type="checkbox"/>            |
| Pregunta 15: | a) <input type="checkbox"/>            | b) <input type="checkbox"/>            | c) <input type="checkbox"/>            | d) <input checked="" type="checkbox"/> |
| Pregunta 17: | a) <input type="checkbox"/>            | b) <input type="checkbox"/>            | c) <input checked="" type="checkbox"/> | d) <input type="checkbox"/>            |
| Pregunta 18: | a) <input type="checkbox"/>            | b) <input type="checkbox"/>            | c) <input type="checkbox"/>            | d) <input checked="" type="checkbox"/> |
| Pregunta 19: | a) <input type="checkbox"/>            | b) <input type="checkbox"/>            | c) <input checked="" type="checkbox"/> | d) <input type="checkbox"/>            |
| Pregunta 20: | a) <input type="checkbox"/>            | b) <input type="checkbox"/>            | c) <input type="checkbox"/>            | d) <input checked="" type="checkbox"/> |

**Solución problema 1. (1 punto)**


Se tienen palabras de 2 bytes con lo que contamos con 16 bits para codificar el formato de instrucción.

Tenemos 8 registros, con lo que para diferenciarlos necesitaremos 3 bits.


Al pedirnos que se realice con la técnica de expansión de código, deberemos comprobar que quedan combinaciones libres para distinguir unos formatos de otros

**127 instrucciones con tres operandos**


Con 7 bits contamos con 128 combinaciones, como solamente empleamos 127 nos sobra una para distinguir entre este formato y el siguiente

**6 instrucciones con 2 operandos**

Con 3 bits tenemos 8 combinaciones, nos quedan dos libres, por ejemplo: 110 y 111.

**15 instrucciones con 0 operando**

Para 15 combinaciones necesitamos 4 bits. Por lo que nos aprovechamos de que antes nos sobran dos combinaciones que empiezan por 11

**7 instrucciones con cero operandos**

## Solución problema 2 (2,5 puntos)

### Apartado a)

(0,5 puntos)

La capacidad de la memoria principal es de  $2^{32}$  bytes, y se encuentra estructurada en bloques de tamaño 16 bytes =  $2^4$  bytes/bloque, así se puede calcular que el número de bloques de memoria principal es de:

$$\text{Nº de bloques de memoria principal} = \frac{2^{32} \text{ bytes}}{2^4 \text{ bytes/bloque}} = 2^{28} \text{ bloques de memoria principal}$$

Por otro lado, la memoria cache de datos tiene una política de ubicación directa con una capacidad de 64 Kbytes =  $2^6 \cdot 2^{10}$  bytes, estructuradas en bloques de 16 bytes/bloque. Por tanto, el número de bloques de la memoria cache de datos es de:

$$\text{Nº de bloques en memoria cache de datos} = \frac{2^{16} \text{ bytes}}{2^4 \text{ bytes/bloque}} = 2^{12} \text{ bloques de memoria cache de datos}$$

Ahora calcularemos el número de conjuntos de la cache

$$\text{Nº de conjuntos en memoria cache de datos} = \frac{2^{12} \text{ bloques}}{2^1 \text{ bloques/conjunto}} = 2^{11} \text{ conjuntos de memoria cache de datos}$$

De esta manera, un bloque de memoria principal se ubica en el conjunto correspondiente a la posición  $i \bmod 2^{11}$  de memoria cache de datos, siendo  $i$  el número de bloque de memoria principal. Por tanto, el número de bloques de memoria principal que pueden ubicarse en un conjunto de memoria cache de datos será:

$$\text{Nº bloques de memoria principal ubicables en un conjunto de la memoria cache de datos} = \frac{2^{28} \text{ bloques MP}}{2^{11} \text{ conjuntos MCDs}} = 2^{17}$$

| Etiqueta | Conjunto | Posición |
|----------|----------|----------|
| 17       | 11       | 4        |

**Apartados b) y c)****(0,5 puntos cada uno)**

| Acc. | Variable    | Dirección de memoria principal             | Correspondencia en memoria cache de datos | Acierto/Fallo o Lect./Escrit. en M <sub>Ca</sub> Datos |
|------|-------------|--|---|--|
| 1º   | precio[0]   | 80018 h<br>0..01 0000 000 0000 0001 1000 b | Etiqueta: 10 h<br>Conjunto: 1 h Byte: 8 h | Fallo de lectura                                       |
| 2º   | cantidad[0] | 70018 h<br>0..00 1110 000 0000 0001 1000 b | Etiqueta: 0E h<br>Conjunto: 1 h Byte: 8 h | Fallo de lectura                                       |
| 3º   | precio[1]   | 80019 h<br>0..01 0000 000 0000 0001 1001 b | Etiqueta: 10 h<br>Conjunto: 1 h Byte: 9 h | Acierto de lectura                                     |
| 4º   | cantidad[1] | 70019 h<br>0..00 1110 000 0000 0001 1001 b | Etiqueta: 0E h<br>Conjunto: 1 h Byte: 9 h | Acierto de lectura                                     |
| 5º   | precio [2]  | 8001A h<br>0..01 0000 000 0000 0001 1010 b | Etiqueta: 10 h<br>Conjunto: 1 h Byte: A h | Acierto de lectura                                     |
| 6º   | Cantidad[2] | 7001A h<br>0..00 1110 000 0000 0001 1010 b | Etiqueta: 10 h<br>Conjunto: 1 h Byte: A h | Acierto de lectura                                     |

**Apartado d)****(0,5 puntos)**

La tasa de aciertos (hit ratio), vendrá dada por el número de aciertos que se producen al acceder sobre el número de accesos totales. Por tanto tiene una tasa de aciertos de  $4/6 = 0,6666667 \rightarrow 66,66667 \%$

**Apartado e)****(0,5 puntos)**

Los accesos 1 y 2 implican acceder a memoria cache a buscar la información y al no encontrarla se debe acceder a memoria principal a llevar el bloque a la cache. Como es entrelazada simple de orden inferior de 16 módulos podemos leer un bloque entero en un acceso. Por lo que los accesos 1 y 2 tiene un acceso a memoria cache y otro a memoria principal.

Los accesos 3, 4, 5 y 6 son aciertos por lo que solamente se accede a la cache.

Por tanto son 6 accesos a cache y 2 a memoria principa:

6 accesos a cache x 4 ns. + 2 accesos a memoria principal x 32 ns. = 88ns.